Teknologi kemasan minangka salah sawijining proses paling penting ing industri semikonduktor. Miturut wangun paket, bisa dipérang dadi paket soket, paket gunung permukaan, paket BGA, paket ukuran chip (CSP), paket modul chip tunggal (SCM, celah antarane kabel ing papan sirkuit cetak (PCB) lan cocog papan pad sirkuit terpadu (IC), paket modul multi-chip (MCM, sing bisa nggabungake chip heterogen), paket level wafer (WLP, kalebu paket level wafer fan-out (FOWLP), gunung permukaan mikro komponen (microSMD), lan liya-liyane), paket telung dimensi (paket interkoneksi mikro bump, paket interkoneksi TSV, lsp), paket sistem (SIP), sistem chip (SOC).
Wangun kemasan 3D utamane dipérang dadi telung kategori: jinis dikubur (ngubur piranti ing kabel multi-lapisan utawa dikubur ing landasan), jinis substrat aktif (integrasi wafer silikon: pisanan nggabungake komponen lan substrat wafer kanggo mbentuk substrat aktif. banjur atur garis interkoneksi multi-lapisan, lan ngumpulake chip utawa komponen liyane ing lapisan ndhuwur) lan jinis tumpukan (wafer silikon ditumpuk karo silikon wafer, Kripik ditumpuk karo wafer silikon, lan Kripik ditumpuk karo Kripik).
Cara interkoneksi 3D kalebu ikatan kawat (WB), chip flip (FC), liwat silikon liwat (TSV), konduktor film, lsp.
TSV nyadari interconnection vertikal antarane Kripik. Wiwit garis interkoneksi vertikal nduweni jarak paling cedhak lan kekuatan sing luwih dhuwur, luwih gampang kanggo nyadari miniaturisasi, kapadhetan dhuwur, kinerja dhuwur, lan kemasan struktur heterogen multifungsi. Ing wektu sing padha, uga bisa interconnect Kripik bahan beda;
saiki, ana rong jinis teknologi Manufaktur microelectronics nggunakake proses TSV: packaging sirkuit telung dimensi (integrasi IC 3D) lan packaging silikon telung dimensi (integrasi 3D Si).
Bedane antarane rong wujud yaiku:
(1) Packaging sirkuit 3D mbutuhake elektroda chip kanggo disiapake menyang bumps, lan bumps sing interconnected (ikatan dening iketan, fusi, welding, etc.), Nalika packaging silikon 3D punika interconnection langsung antarane Kripik (ikatan antarane oksida lan Cu. -ikatan Cu).
(2) Teknologi integrasi sirkuit 3D bisa digayuh kanthi ikatan antarane wafer (kemasan sirkuit 3D, kemasan silikon 3D), dene ikatan chip-to-chip lan ikatan chip-to-wafer mung bisa digayuh kanthi kemasan sirkuit 3D.
(3) Ana kesenjangan ing antarane chip sing digabungake karo proses kemasan sirkuit 3D, lan bahan dielektrik kudu diisi kanggo nyetel konduktivitas termal lan koefisien ekspansi termal sistem kanggo njamin stabilitas sifat mekanik lan listrik sistem; ora ana kesenjangan ing antarane chip sing digabungake karo proses kemasan silikon 3D, lan konsumsi daya, volume, lan bobot chip cilik, lan kinerja listrik apik banget.
Proses TSV bisa mbangun jalur sinyal vertikal liwat landasan lan nyambungake RDL ing ndhuwur lan ngisor landasan kanggo mbentuk path konduktor telung dimensi. Mulane, proses TSV minangka salah sawijining pilar penting kanggo mbangun struktur piranti pasif telung dimensi.
Miturut urutan antarane front end of line (FEOL) lan back end of line (BEOL), proses TSV bisa dipérang dadi telung proses manufaktur mainstream, yaiku, liwat pisanan (ViaFirst), liwat tengah (Via Middle) lan liwat pungkasan (Via Last) proses, minangka ditampilake ing tokoh.
1. Liwat proses etsa
Proses etsa liwat minangka kunci kanggo nggawe struktur TSV. Milih proses etching cocok bisa èfèktif nambah kekuatan mechanical lan electrical saka TSV, lan luwih related kanggo linuwih sakabèhé saka piranti telung dimensi TSV.
Saiki, ana papat TSV utama liwat proses etsa: Deep Reactive Ion Etching (DRIE), wet etching, photo-assisted electrochemical etching (PAECE) lan laser drilling.
(1) Deep Reactive Ion Etching (DRIE)
Etsa ion reaktif jero, uga dikenal minangka proses DRIE, minangka proses etsa TSV sing paling umum digunakake, sing utamané digunakake kanggo nyadari TSV liwat struktur kanthi rasio aspek dhuwur. Proses etsa plasma tradisional umume mung bisa nggayuh ambane etsa sawetara mikron, kanthi tingkat etsa sing kurang lan kurang selektifitas topeng etsa. Bosch wis nggawe dandan proses sing cocog ing basis iki. Kanthi nggunakake SF6 minangka gas reaktif lan ngeculake gas C4F8 sak proses etching minangka pangayoman passivation kanggo sidewalls, proses DRIE apik cocok kanggo etching rasio aspek dhuwur vias. Mulane, iki uga disebut proses Bosch sawise panemu.
Tokoh ing ngisor iki foto rasio aspek dhuwur liwat kawangun dening etching proses DRIE.
Senajan proses DRIE digunakake digunakake ing proses TSV amarga kontrol apik, kerugian iku flatness sidewall miskin lan cacat wrinkle scallop-shaped bakal kawangun. Cacat iki luwih pinunjul nalika etching rasio aspek dhuwur vias.
(2) Etching Basah
Etching udan nggunakake kombinasi topeng lan etsa kimia kanggo etch liwat bolongan. Solusi etsa sing paling umum digunakake yaiku KOH, sing bisa etch posisi ing substrat silikon sing ora dilindhungi topeng, saéngga mbentuk struktur bolongan sing dikarepake. Wet etching minangka proses etsa liwat bolongan paling awal sing dikembangake. Amarga langkah-langkah proses lan peralatan sing dibutuhake cukup prasaja, mula cocog kanggo produksi massal TSV kanthi biaya sing murah. Nanging, mekanisme etching kimia sawijining nemtokaken sing liwat-bolongan kawangun dening cara iki bakal kena pengaruh dening orientasi kristal saka wafer silikon, nggawe etched liwat-bolongan non-vertikal nanging nuduhake kedadean cetha sudhut ndhuwur lan ngisor sempit. Cacat iki mbatesi aplikasi etsa udan ing manufaktur TSV.
(3) Photo-assisted electrochemical etching (PAECE)
Prinsip dhasar photo-assisted electrochemical etching (PAECE) yaiku nggunakake sinar ultraviolet kanggo nyepetake generasi pasangan elektron-lubang, saéngga nyepetake proses etsa elektrokimia. Dibandhingake karo proses DRIE sing akeh digunakake, proses PAECE luwih cocok kanggo etching rasio aspek Ultra-gedhe liwat struktur bolongan luwih saka 100: 1, nanging kerugian iku kontrol ambane etching ora pati roso saka DRIE, lan teknologi bisa mbutuhake riset luwih lanjut lan proses perbaikan.
(4) Pengeboran laser
Beda karo telung cara ing ndhuwur. Cara pengeboran laser minangka cara fisik murni. Utamane nggunakake iradiasi laser energi dhuwur kanggo nyawiji lan nguap materi substrat ing wilayah sing ditemtokake kanggo nyadari konstruksi TSV liwat bolongan.
The liwat-bolongan kawangun dening ngebur laser wis rasio aspek dhuwur lan sidewall Sejatine vertikal. Nanging, wiwit ngebur laser bener nggunakake dadi panas lokal kanggo mbentuk liwat-bolongan, tembok bolongan TSV bakal kena pengaruh negatif dening karusakan termal lan nyuda linuwih.
2. Proses deposisi lapisan liner
Teknologi kunci liyane kanggo nggawe TSV yaiku proses deposisi lapisan liner.
Proses deposisi lapisan liner ditindakake sawise bolongan liwat etched. Lapisan liner sing disimpen umume minangka oksida kayata SiO2. Lapisan liner dumunung ing antarane konduktor internal TSV lan landasan, lan utamane main peran ngisolasi kebocoran arus DC. Saliyane nyetop oksida, lapisan penghalang lan wiji uga dibutuhake kanggo ngisi konduktor ing proses sabanjure.
Lapisan liner sing diprodhuksi kudu nyukupi rong syarat dhasar ing ngisor iki:
(1) voltase risak saka lapisan insulating kudu ketemu syarat kerja nyata TSV;
(2) lapisan setor banget konsisten lan duwe adhesion apik kanggo saben liyane.
Tokoh ing ngisor iki nuduhake foto lapisan liner sing disimpen dening deposisi uap kimia sing ditingkatake plasma (PECVD).
Proses deposisi kudu diatur miturut proses manufaktur TSV sing beda. Kanggo proses liwat bolongan ngarep, proses deposisi suhu dhuwur bisa digunakake kanggo nambah kualitas lapisan oksida.
Deposisi suhu dhuwur sing khas bisa didhasarake ing tetraethyl orthosilicate (TEOS) sing digabungake karo proses oksidasi termal kanggo mbentuk lapisan insulasi SiO2 sing konsisten banget. Kanggo proses tengah liwat-bolongan lan mburi liwat-bolongan, wiwit proses BEOL wis rampung sak deposition, cara suhu kurang dibutuhake kanggo mesthekake kompatibilitas karo bahan BEOL.
Ing kondisi iki, suhu deposisi kudu diwatesi nganti 450 °, kalebu nggunakake PECVD kanggo nyimpen SiO2 utawa SiNx minangka lapisan insulasi.
Cara liya sing umum yaiku nggunakake deposisi lapisan atom (ALD) kanggo nyimpen Al2O3 kanggo entuk lapisan insulasi sing luwih padhet.
3. Proses ngisi logam
Proses ngisi TSV ditindakake langsung sawise proses deposisi liner, yaiku teknologi kunci liyane sing nemtokake kualitas TSV.
Bahan sing bisa diisi kalebu polysilicon doped, tungsten, nanotube karbon, lan liya-liyane gumantung saka proses sing digunakake, nanging sing paling umum isih dilapisi tembaga, amarga prosese wis diwasa lan konduktivitas listrik lan termal relatif dhuwur.
Miturut prabédan distribusi tingkat electroplating ing bolongan liwat, bisa utamané dipérang dadi subconformal, conformal, superconformal lan cara electroplating ngisor-up, minangka ditampilake ing tokoh.
Electroplating subconformal utamane digunakake ing tahap awal riset TSV. Minangka ditampilake ing Figure (a), ion Cu sing diwenehake dening elektrolisis klempakan ing ndhuwur, nalika ngisor ora cukup ditambah, kang nimbulaké tingkat electroplating ing ndhuwur liwat-bolongan luwih dhuwur tinimbang ing ngisor ndhuwur. Mulane, ndhuwur bolongan liwat bakal ditutup sadurunge wis rampung kapenuhan, lan kekosongan gedhe bakal kawangun nang.
Diagram skematis lan foto metode elektroplating konformal ditampilake ing Gambar (b). Kanthi mesthekake tambahan seragam saka ion Cu, tingkat electroplating ing saben posisi ing liwat-bolongan Sejatine padha, supaya mung lapisan bakal ngiwa nang, lan volume roso sepi iku luwih cilik tinimbang sing saka cara electroplating subconformal, supaya. iku digunakake akeh.
Supaya luwih entuk efek pangisi tanpa void, metode elektroplating superconformal diusulake kanggo ngoptimalake metode elektroplating konformal. Kaya sing dituduhake ing Gambar (c), kanthi ngontrol pasokan ion Cu, tingkat ngisi ing sisih ngisor rada luwih dhuwur tinimbang ing posisi liyane, saéngga ngoptimalake gradien langkah saka tingkat ngisi saka ngisor menyang ndhuwur kanggo ngilangi jahitan kiwa. kanthi cara elektroplating konformal, supaya bisa ngisi tembaga logam sing ora kosong.
Cara electroplating ngisor-up bisa dianggep minangka kasus khusus saka cara super-conformal. Ing kasus iki, tingkat electroplating kajaba ngisor ditindhes kanggo nul, lan mung electroplating mboko sithik digawa metu saka ngisor menyang ndhuwur. Saliyane ing kauntungan roso sepi-free saka cara electroplating conformal, cara iki uga bisa èfèktif nyuda wektu electroplating sakabèhé, supaya wis digunakake sinau ing taun anyar.
4. teknologi proses RDL
Proses RDL minangka teknologi dhasar sing penting ing proses kemasan telung dimensi. Liwat proses iki, interconnections logam bisa diprodhuksi ing loro-lorone saka landasan kanggo entuk tujuan redistribution port utawa interconnection antarane paket. Mula, proses RDL akeh digunakake ing sistem kemasan fan-in-fan-out utawa 2.5D/3D.
Ing proses mbangun piranti telung dimensi, proses RDL biasane digunakake kanggo nyambungake TSV kanggo mujudake macem-macem struktur piranti telung dimensi.
Saiki ana rong proses RDL mainstream. Kapisan adhedhasar polimer fotosensitif lan digabungake karo proses elektroplating lan etsa tembaga; liyane dipun ginakaken kanthi nggunakake proses Cu Damaskus digabungake karo PECVD lan kimia mechanical polishing (CMP) proses.
Ing ngisor iki bakal ngenalake jalur proses utama saka loro RDL kasebut.
Proses RDL adhedhasar polimer fotosensitif ditampilake ing gambar ing ndhuwur.
Kaping pisanan, lapisan lem PI utawa BCB dilapisi ing permukaan wafer kanthi rotasi, lan sawise dadi panas lan ngobati, proses photolithography digunakake kanggo mbukak bolongan ing posisi sing dikarepake, banjur etsa ditindakake. Sabanjure, sawise njabut photoresist, Ti lan Cu sputtered ing wafer liwat proses deposisi uap fisik (PVD) minangka lapisan alangi lan lapisan wiji, mungguh. Sabanjure, lapisan pisanan RDL diprodhuksi ing lapisan Ti / Cu sing kapapar kanthi nggabungake proses fotolitografi lan elektroplating Cu, banjur photoresist dibusak lan Ti lan Cu sing keluwihan dibusak. Baleni langkah ing ndhuwur kanggo mbentuk struktur RDL multi-lapisan. Cara iki saiki luwih akeh digunakake ing industri.
Cara liya kanggo nggawe RDL utamane adhedhasar proses Cu Damascus, sing nggabungake proses PECVD lan CMP.
Bedane metode iki lan proses RDL adhedhasar polimer fotosensitif yaiku ing langkah pertama manufaktur saben lapisan, PECVD digunakake kanggo nyetop SiO2 utawa Si3N4 minangka lapisan insulasi, banjur jendhela dibentuk ing lapisan insulasi kanthi fotolitografi lan etching ion reaktif, lan Ti / Cu alangi / lapisan wiji lan konduktor tembaga sing sputtered mungguh, lan banjur lapisan konduktor thinned kanggo kekandelan dibutuhake dening Proses CMP, yaiku, lapisan RDL utawa lapisan liwat bolongan dibentuk.
Tokoh ing ngisor iki minangka diagram skematis lan foto bagean salib saka RDL multi-lapisan sing dibangun adhedhasar proses Cu Damascus. Bisa ditemokake yen TSV pisanan disambungake menyang lapisan liwat-bolongan V01, lan banjur ditumpuk saka ngisor menyang ndhuwur ing urutan RDL1, liwat-bolongan lapisan V12, lan RDL2.
Saben lapisan RDL utawa lapisan liwat bolongan diprodhuksi ing urutan miturut cara ndhuwur.Wiwit proses RDL mbutuhake proses CMP, biaya manufaktur luwih dhuwur tinimbang proses RDL adhedhasar polimer fotosensitif, mula aplikasi kasebut relatif murah.
5. Teknologi proses IPD
Kanggo nggawe piranti telung dimensi, saliyane integrasi on-chip langsung ing MMIC, proses IPD nyedhiyakake dalan teknis liyane sing luwih fleksibel.
Piranti pasif terpadu, uga dikenal minangka proses IPD, nggabungake sembarang kombinasi piranti pasif kalebu induktor on-chip, kapasitor, resistor, konverter balun, lan sapiturute ing substrat sing kapisah kanggo mbentuk perpustakaan piranti pasif ing wangun papan transfer sing bisa bisa diarani kanthi fleksibel miturut syarat desain.
Wiwit ing proses IPD, piranti pasif diprodhuksi lan langsung terintegrasi ing papan transfer, aliran prosese luwih prasaja lan luwih murah tinimbang integrasi IC ing chip, lan bisa diprodhuksi sacara massal minangka perpustakaan piranti pasif.
Kanggo manufaktur piranti pasif telung dimensi TSV, IPD bisa kanthi efektif ngimbangi beban biaya proses kemasan telung dimensi kalebu TSV lan RDL.
Saliyane kaluwihan biaya, kauntungan liyane saka IPD yaiku keluwesan sing dhuwur. Salah sawijining keluwesan IPD dicethakaké ana ing macem-macem cara integrasi, kaya sing ditampilake ing gambar ing ngisor iki. Saliyane rong cara dhasar kanggo langsung nggabungake IPD menyang substrat paket liwat proses flip-chip kaya sing ditampilake ing Gambar (a) utawa proses ikatan kaya sing ditampilake ing Gambar (b), lapisan liyane IPD bisa digabungake ing siji lapisan. saka IPD minangka ditampilake ing Tokoh (c) - (e) kanggo entuk sawetara luwih akeh saka kombinasi piranti pasif.
Ing wektu sing padha, minangka ditampilake ing Figure (f), IPD bisa luwih digunakake minangka Papan adaptor kanggo langsung ngubur chip terpadu ing kanggo langsung mbangun sistem packaging dhuwur-Kapadhetan.
Nalika nggunakake IPD kanggo mbangun piranti pasif telung dimensi, proses TSV lan proses RDL uga bisa digunakake. Alur proses Sejatine padha karo cara Processing integrasi on-chip ndhuwur-kasebut, lan ora bakal bola; prabédan iku wiwit obyek integrasi diganti saka chip kanggo Papan adaptor, ana ora perlu kanggo nimbang impact saka proses packaging telung dimensi ing wilayah aktif lan lapisan interconnection. Iki luwih ndadékaké kanggo keluwesan tombol liyane saka IPD: macem-macem bahan substrat bisa milih fleksibel miturut syarat desain piranti pasif.
Bahan substrat sing kasedhiya kanggo IPD ora mung bahan substrat semikonduktor umum kayata Si lan GaN, nanging uga keramik Al2O3, keramik co-fired suhu rendah / suhu dhuwur, substrat kaca, lan liya-liyane. Fitur iki kanthi efektif ngembangake keluwesan desain pasif. piranti terpadu dening IPD.
Contone, struktur induktor pasif telung dimensi sing digabungake dening IPD bisa nggunakake substrat kaca kanggo ningkatake kinerja induktor kanthi efektif. Beda karo konsep TSV, bolongan-bolongan sing digawe ing substrat kaca uga diarani vias-kaca (TGV). Foto induktor telung dimensi sing diprodhuksi adhedhasar proses IPD lan TGV ditampilake ing gambar ing ngisor iki. Wiwit resistivitas substrat kaca luwih dhuwur tinimbang bahan semikonduktor konvensional kayata Si, induktor telung dimensi TGV nduweni sifat insulasi sing luwih apik, lan kerugian selipan sing disebabake dening efek parasit substrat ing frekuensi dhuwur luwih cilik tinimbang sing induktor tiga dimensi TSV konvensional.
Ing tangan liyane, kapasitor logam-insulator-logam (MIM) uga bisa diprodhuksi ing substrat kaca IPD liwat proses deposisi film lancip, lan interconnected karo induktor telung dimensi TGV kanggo mbentuk struktur Filter pasif telung dimensi. Mulane, proses IPD nduweni potensial aplikasi sing wiyar kanggo pangembangan piranti pasif telung dimensi anyar.
Wektu kirim: Nov-12-2024